如上圖所示，黃色的波形為系統電流波形，使用電流探頭測量，綠色和青色波形為模塊某部分調壓波形，非FPGA PCIe供電電壓，在此處可以認為跟筆者的分析無關。比較遺憾的是，這個截圖中沒有記錄下FPGA的供電電壓，有記錄的圖筆者沒有找到。但是該圖可以很明確的分析此時系統電流變化的過程：在某種工作模式下，電流突然急劇上升，此時會造成FPGA供電電壓發生變化，進而導致FPGA邏輯時鐘失鎖，進而造成FPGA邏輯復位，由于此時FPGA邏輯處于復位狀態，寄存器不再翻轉，因而系統供電電流突然急劇下降，此時可以對應到上圖的電流急劇下跌，由于電流下跌，負載減輕導致FPGA工作電壓回復正常，時鐘重新鎖定，FPGA邏輯復位完成，重新工作，因此電流又重新回復到比之前模式切換時的功耗略少的狀態。整個過程是一個鏈式反應，非常清晰的被記錄在示波器上。

問題解決思路：改善電源模塊供電設計，增加裕量。

4.總 結

對于PCIe接口的穩定性設計來說，電源和時鐘是關鍵，在保證了電源和時鐘的穩定性以后，還需要注意對關鍵敏感信號的保護，在有外部接插，觸碰動作介入系統的情況下，注意對PCIe接口的敏感信號，如復位信號的保護是非常有必要的。

 鼎陽硬件智庫專家介紹 

樊繼明,硬件設計與測試從業6年,專長ASIC/FPGA邏輯設計，高速接口(LVDS, 高速SerDes)邏輯設計與驗證,2009年畢業于華南理工大學，工學碩士。曾在通訊行業從事過3年的ASIC設計，主要涉及到光傳送網100G OTN DSP物理層芯片邏輯設計，現在某醫療設備行業從事FPGA邏輯設計，主要聚焦于高速接口以及數字波束合成方面的設計。

關于鼎陽