確認 SoC 設計按預期工作

硬件仿真以其高性能（這是軟件需求推動的越來越重要的需求）在一眾驗證工具中脫穎而出。它能夠確認 SoC 設計按計劃工作，并適于處理大到十億 ASIC 等效門的復雜設計，且每月可完成超過一萬億驗證周期。即使是這樣，現階段使用硬件仿真進行徹底詳盡的功能驗證仍然是可用的最具成本效益且有效的調試方法（圖 2）。

引入事務級建模 (TLM) 和事務處理器可用性可將硬件仿真轉為一系列垂直市場的虛擬平臺測試環境。事務處理器作為驗證知識產權 (IP) 組合的一部分，是外設功能或協議的一種高級抽象模型。事務處理器通常作為現成 IP 提供，可用于各種不同的協議。典型的事務處理器通常包括 PCIe、USB、FireWire、Ethernet、Digital Video、RGB、HDMI、I2C、UART 和 JTAG 器件。

更好驗證更多的復雜系統

先前，硬件設計獨立于要在芯片上執行的軟件的開發。但今非昔比，由于 SoC 處理器數量翻倍且每代產品包含兩倍的軟件內容，軟件問題成為開發團隊和項目經理優先考慮的對象。現在，開發團隊證實預期軟件在硬件平臺正常工作后，SoC 才算完整。

SoC 是一個全面的嵌入式系統，需要進行硬件仿真來驗證其能否正常工作。通過硬件仿真，開發團隊可以更策略性地進行計劃，并根據多個抽象層面實施調試方法。他們可以同時在硬件和嵌入式軟件之間追蹤錯誤，確定問題所在。通過具有更高性價比且有效的方式，他們在這個過程中節約了時間，大幅降低錯過上市機遇的風險。