圖2.eval-AD4003FMCZ評估板上觀察到的雜散問題
其次，進行測試，判斷雜散是否來自模擬輸入端。測試結果如下：
移除差分模擬輸入調理電路后，雜散降低。
在AD4003的緩沖放大器ADA4807-1前端插入一個窄帶RC濾波器（如1 kΩ，10 nF）后，雜散降低。
這些結果表明，雜散導致的噪聲可能會通過調理電路進入AD4003的模擬輸入端。然后，斷開傳感器輸出，移除調理電路，僅留下VREF/2 CM電壓輸入（在ADA4807-1的同相輸入端）。但仍然存在雜散，并且具有近似的電平。
那么，懷疑干擾源有可能位于eval-AD4003FMCZ信號鏈周圍。為了證明此點，在eval-AD4003FMCZ評估板和SDP-H1控制器板上多處放置銅箔屏蔽罩。其結果是，當銅箔屏蔽罩覆蓋SDP-H1板上的DC-DC電源時，如圖3所示，雜散就會消失。277.5 kHz雜散頻率剛好與ADP2323?穩壓器的編程開關頻率相符。圖4顯示了eval-AD7616SDZ GUI FFT捕獲的3.3 V VADJ_FMC開關頻率功率。
圖4.eval-AD7616SDZ GUI FFT捕獲的VADJ_FMC 3.3 V開關紋波。
得出的結論是，DC-DC開關頻率干擾是由8.2 μH電感L5發出的。該干擾從緩沖放大器ADA4807-1的輸入端注入信號鏈，然后進入AD4003 ADC的模擬輸入端。
針對這種DC-DC電源轉換器導致的雜散問題，可行的解決方案有：
- 在AD4003 ADC前端使用一個低通濾波器，以在應用帶寬允許的情況下，將耦合的DC-DC開關頻率干擾衰減到符合設計目標的程度（即雜散位于噪底以下）。
- 使用L5為屏蔽電感的新型SDP-H1板（BOM版本1.4）。輻射干擾功率降低，因此AD4003 ADC頻譜中捕獲的雜散功率也低得多。
- VADJ_FMC的電壓電平可通過eval-AD4003FMCZ評估板上的EEPROM進行編程。試驗證明，使用較低的電壓電平（如VADJ_FMC為2.5 V）也會使雜散消失。
由AC-DC適配器噪聲耦合通過外部基準源而導致的雜散問題
ADC參考其直流基準電壓電平將模擬信號量化成一個數字碼。因此，直流基準電壓輸入上的噪聲將直接饋入ADC輸出的數字碼。
AD7175-2是一款低噪聲、快速建立、多路復用、2/4通道（全差分/偽差分）Σ-Δ型ADC，可用于低帶寬輸入。在eval-AD7175SDZ評估板的信號鏈測試中，在60 kHz附近捕獲到一簇雜散信號，如圖5所示。
圖5.eval-AD7175-2SDZ評估板上觀察到的雜散問題。
經過評估發現，AD7175-2 ADC的電源和模擬調理電路都處于良好狀態。但是，如圖6中所示，AD7175-2的5 V基準電壓輸入由ADR445基準源生成，該基準源的9 V直流電源來自評估板外部的AC-DC適配器。接下來，使用一個工作臺9 V直流電源模塊替換該適配器。結果雜散簇消失，僅在60 kHz處留下一個窄帶雜散。
